Intel näyttää uuden yhdysrakennearkkitehtuurinsa xeon skylake -sovellukselle

Viime toukokuussa julkistettiin Skylake-SP- mikroarkkitehtuuriin perustuva uusi Intel Xeon -prosessorien perhe. Näiden sirujen markkinoille pääsy vie vielä aikaa, mutta yksi niiden avainteknologioista on jo osoitettu, uusi elementtien välinen yhdistämisarkkitehtuuri, joka Se on suunniteltu tarjoamaan suurta kaistanleveyttä, alhainen viive ja suuri skaalautuvuus.

Uusi yhdysväylä Skylake-SP: ssä

Skylake-SP-suunnittelun arkkitehti Akhilesh Kimar vakuuttaa, että monisiruprosessorien suunnittelu vaikuttaa yksinkertaiselta tehtävältä, mutta että se on erittäin monimutkainen, koska on tarpeen luoda erittäin tehokas yhdistäminen kaikkien sen elementtien välillä. Tämän yhdistämisen on annettava ytimille, muistirajapinnalle ja I / O-alijärjestelmälle kommunikoida erittäin nopeasti ja tehokkaasti, jotta tietoliikenne ei heikennä suorituskykyä.

Aikaisemmissa Xeon-sukupolvissa Intel on käyttänyt rengaskytkentää kaikkien prosessorin elementtien yhdistämiseen lisäämällä ytimien lukumäärää suurelta osin, tämä malli on lakannut toimimasta sellaisten rajoitusten takia, kuten tarve siirtää tiedot "pitkälle tielle". Uusi malli, joka esittelee uuden sukupolven Xeon-prosessoreita, tarjoaa monia muita tapoja, joilla data voi kulkea paljon tehokkaammin.

Uusi Intel-yhdysväylä tekee kaikki prosessorielementit riviin ja sarakkeisiin järjestettynä tarjoamalla suorat polut monisiruprosessorin kaikkien osien välillä ja mahdollistaa siten erittäin tehokkaan ja nopean tiedonsiirron, ts. Se saavuttaa korkea kaistanleveys ja matala viive. Tämän suunnittelun etuna on myös erittäin modulaarinen, minkä ansiosta on helppo tehdä erittäin suuria siruja suurella määrällä elementtejä vaarantamatta niiden välistä kommunikaatiota.

Lähde: hotware